點(diǎn)擊查看答案


單選題（每小題5分，共75分） （1）從CPU硬件模型來(lái)看，下列肯定不屬于CPU基本部件的是（ ） A. 運(yùn)算部件 B. 主存 C. 緩存 D. 控制器 （2）下列對(duì)PC寄存器描述，錯(cuò)誤的是（ ） A. PC也稱為程序指針計(jì)數(shù)器； B. 機(jī)器指令在存儲(chǔ)器中對(duì)應(yīng)的地址碼，就是存儲(chǔ)在PC之中； C. 取指令結(jié)束以后，需要修改PC保存的內(nèi)容，修改量取決于指令字長(zhǎng)和存儲(chǔ)器的編址方式； D. 在機(jī)器指令中，不能夠顯式使用PC寄存器； （3） 下列不屬于程序狀態(tài)字PSW中保存的信息是（ ） A. I/O請(qǐng)求標(biāo)志 B. 0標(biāo)志位 C. 允許中斷標(biāo)志 D. 運(yùn)行模式 （4）下列各項(xiàng)對(duì)CPU時(shí)序信號(hào)的表述中，錯(cuò)誤的是（ ） A. 系統(tǒng)時(shí)鐘信號(hào)是由低頻振蕩器產(chǎn)生的，它是計(jì)算機(jī)系統(tǒng)各種時(shí)鐘信號(hào)的基礎(chǔ)； B. CPU主頻信號(hào)由系統(tǒng)時(shí)鐘信號(hào)放大以后得到； C. 一個(gè)指令周期至少包括2個(gè)時(shí)鐘周期； D. 任何機(jī)器周期都至少包括2個(gè)時(shí)鐘周期； （5） 下列對(duì)CPU控制模式的各種描述，錯(cuò)誤的是（ ） A. 同步控制方式的特點(diǎn)是各功能部件需要向統(tǒng)一的時(shí)序信號(hào)對(duì)齊，部件之間不需要相互通信，CPU的內(nèi)部控制通常采用同步控制方式。 B. 異步控制方式?jīng)]有統(tǒng)一的時(shí)序信號(hào)，因此CPU各部件之間需要交互應(yīng)答才能協(xié)調(diào)一致執(zhí)行指令。 C. 異步控制方式的硬件結(jié)構(gòu)比同步控制方式更簡(jiǎn)單。 D. CPU的主頻信號(hào)，就是同步控制方式時(shí)各步操作的時(shí)序信號(hào)。 （6）下列對(duì)CPU的發(fā)展歷程描述，錯(cuò)誤的是（ ） A. 早期的CPU是由電子管器件組成，體積龐大、功耗高，屬于非微處理器； B. CPU的發(fā)展歷程經(jīng)歷了單核時(shí)代到多核時(shí)代，采用的半導(dǎo)體工藝制程也越來(lái)越??； C. 目前的CPU, 以多核、多線程處理器為主流； D. 指令流水線技術(shù)首次是在INTEL酷睿系列處理器中才開(kāi)始采用； （7）下列關(guān)于CISC和RISC的表述，錯(cuò)誤的是（ ） A. CISC也稱為復(fù)雜指令集，特點(diǎn)是指令架構(gòu)復(fù)雜、指令數(shù)量龐大、涉及的尋址方式多種多樣。 B. RISC也稱為精簡(jiǎn)指令集，特點(diǎn)是指令架構(gòu)簡(jiǎn)單、指令數(shù)相對(duì)較少，尋址方式也較少。 C. 高端服務(wù)器需要處理各種復(fù)雜的數(shù)據(jù)運(yùn)算，因此它常采用CISC指令集。 D. CISC指令使用頻率的2-8規(guī)律、半導(dǎo)體工藝、存儲(chǔ)技術(shù)的發(fā)展，這些都是RISC發(fā)展的技術(shù)背景。 （8）下列關(guān)于0地址指令，描述錯(cuò)誤的是（ ） A. 0地址指令，就是指指令中沒(méi)有直接出現(xiàn)地址信息。 B. 執(zhí)行0地址指令時(shí)，CPU的功能部件不會(huì)使用到任何地址信息。 C. 設(shè)計(jì)0地址指令的目的，就是簡(jiǎn)化指令中地址段的結(jié)構(gòu)。 D. 涉及到PC、堆棧等操作的指令，通?？梢酝ㄟ^(guò)0地址指令來(lái)隱含指定地址。 （9）下列關(guān)于MIPS32指令系統(tǒng)中，與基址尋址相關(guān)的指令是（ ） A. addi $rt, $rs, imm B. lw $rt, $rs, imm C. add $rd, $rs, $rt D. beq $rs, $rt, imm （10）下列關(guān)于指令的功能和類型，表述錯(cuò)誤的是（ ） A. 常見(jiàn)的指令有單操作數(shù)指令、雙操作數(shù)指令、傳送指令、訪存指令、I/O指令和運(yùn)算指令等等。 B. 可以用訪存指令來(lái)實(shí)現(xiàn)主機(jī)和外設(shè)之間的I/O操作。 C. MIPS32指令集中，可以用來(lái)訪問(wèn) 存儲(chǔ)器的指令很少，只有l(wèi)w和sw指令。 D. 如果外設(shè)與內(nèi)存統(tǒng)一編址，那么就需要設(shè)計(jì)專用的I/O指令，也就是顯式I/O指令。 （11）下列關(guān)于運(yùn)算器的表述，錯(cuò)誤的是（ ） A. 影響運(yùn)算器處理速度的主要因素，是各位進(jìn)位信號(hào)的傳遞方式，通常串行傳遞優(yōu)于并行傳遞。 B. 運(yùn)算器通?？梢詧?zhí)行多種算術(shù)邏輯運(yùn)算，具體的運(yùn)算操作由功能控制信號(hào)來(lái)進(jìn)行控制。 C. 運(yùn)算器可以輸出0標(biāo)志位、進(jìn)位標(biāo)志、溢出標(biāo)志等信號(hào)； D. 在微處理器中，運(yùn)算器和控制器已經(jīng)集成在一塊半導(dǎo)體芯片中，這塊芯片也稱為CPU。 （12） 下列關(guān)于MIPS32指令集，表述錯(cuò)誤的是（ ） A. 可以使用的寄存器數(shù)量最多只有32個(gè)。 B. 所有的R型指令中，6位操作碼都為0，而且也沒(méi)有指令會(huì)涉及到立即數(shù)。 C. I型指令中的最低16位是一個(gè)立即數(shù)，在使用該數(shù)之前必須要先把它擴(kuò)展成32位。 D. J型指令是跳轉(zhuǎn)指令，它的低26是一個(gè)立即數(shù)，且固定使用頁(yè)面尋址方式形成跳轉(zhuǎn)地址。 （13）下列關(guān)于單周期處理器和多周期處理器，描述錯(cuò)誤的是（ ） A. 單周期處理器在1個(gè)時(shí)鐘周期內(nèi)執(zhí)行一條指令，所以CPI=1。 B. 多周期處理器需要使用至少2個(gè)時(shí)鐘周期才能執(zhí)行一條指令，所以CPI>=2。 C. 單周期處理器部件冗余大，時(shí)間利用率低，多周期處理器則剛好相反。 D. 執(zhí)行任何指令，單周期處理器的時(shí)間都要小于多周期處理器。 （14）下列關(guān)于組合邏輯與微程序控制，錯(cuò)誤的是（ ） A. 組合邏輯控制器是依靠硬件電路方式來(lái)產(chǎn)生CPU中的各種控制信號(hào)； B. 微程序控制器是把預(yù)存儲(chǔ)在控制存儲(chǔ)器中的微指令代碼翻譯成CPU中的各種控制信號(hào)。 C. 組合邏輯控制器比微程序控制器的內(nèi)部設(shè)計(jì)更加規(guī)整，也更容易擴(kuò)展對(duì)新指令的支持。 D. 從產(chǎn)生控制信號(hào)的速度方面比較，組合邏輯控制器要快于微程序控制器。 （15）下列關(guān)于指令流水線的各項(xiàng)描述，錯(cuò)誤的是（ ） A. 流水技術(shù)能縮短程序的執(zhí)行時(shí)間，因此單條指令的實(shí)際執(zhí)行時(shí)間也會(huì)相應(yīng)縮短。 B. 靜態(tài)流水線在同一時(shí)刻，只能連接完成一種固定的流水功能。 C. 非線性流水線中，不同的流水段之間存在反饋連接模式。 D. 超標(biāo)量的度=3，超流水的度=4，則每次可向流水線發(fā)射3條指令，發(fā)射頻率也能提高到之前的4倍。
點(diǎn)擊查看答案
點(diǎn)擊查看答案
點(diǎn)擊查看答案
點(diǎn)擊查看答案
< 上一頁(yè)123 ...6789101112 ...498499500下一頁(yè) >